Zestaw instrukcji procesorów Ryzen został rozszerzony o instrukcje znane z procesorów firmy Intel, m.in. RDRAND i RDSEED (do generowania liczb losowych), instrukcje przyspieszające szyfrowanie algorytmami wykorzystującymi funkcje SHA oraz tryby ograniczonego dostępu do pamięci SMAP i SMEP. Dodano też nowe instrukcje dotyczące pamięci podręcznej: czyszczenie całej linii cache oraz łączenie stron 4-kilobajtowych w 32-kilobajtowe.
Planiści (ang. schedulers) i jednostki wykonawcze procesorów Ryzen różnią się od poprzednich generacji. Mikrooperacje trafiają do sześciu osobnych planistów: po jednym dla każdej z czterech jednostek arytmetyki stałoprzecinkowej i dwóch jednostek generowania adresów. Liczba sześciu jednostek wykonawczych jest zbliżona do rozwiązań w mikroarchitekturach Haswell i Skylake (które posiadają trzecią jednostkę generowania adresów). Każdy planista śledzi 14 instrukcji, co daje łącznie 84 instrukcje – niemal dwukrotnie więcej niż w procesorach poprzedniej generacji.