jump) są natomiast rozkazami skoku i oprócz kodu operacji zawierają 26-bitowy operand, z którego wyznaczany jest adres docelowy. 500px|center
Kody operacji mają długość 6 bitów, co pozwala na określenie w sumie 64 możliwych rozkazów.
Rejestry Komputer DLX składa się z trzydziestu dwóch 32-bitowych rejestrów całkowitoliczbowych oraz 32 rejestrów zmiennoprzecinkowych, które mogą być wykorzystywane jako rejestry 32-bitowe (pojedynczej precyzji) lub parami F0–F1, F2–F3 itd. jako rejestry 64-bitowe (podwójnej precyzji).
Potokowość Podobnie jak architektura MIPS, DLX wykorzystuje przetwarzanie potokowe. W celu usprawnienia wykonywania programu, stosowana jest także technika forwardingu. Potok składa się z pięciu faz: pobranie rozkazu – ang. instruction fetch (IF), zdekodowanie rozkazu/pobranie zawartości rejestrów – ang. instruction decode/register fetch (ID), wykonanie rozkazu/wyznaczenie adresu – ang. execute/address calculation (EX), dostęp do pamięci – ang. memory access (MEM), zapis do rejestrów – ang. write back (WB).
Bibliografia Ethan Miller: The DLX Processor, csee.umbc.edu [data dostępu: 2021-02-01]. Gurpur M. Prabhu: DLX Architecture, web.cs.iastate.edu [data dostępu: 2021-02-01].
Linki zewnętrzne
Kategoria:Architektury procesorów