AHDL (ang. Altera Hardware Description Language) jest językiem opisu sprzętu (HDL) przeznaczonym do programowania układów FPGA i CPLD firmy Altera.
Zastosowanie
Jest to bardzo prosty język o niskim stopniu abstrakcji przeznaczony głównie do projektowania małych układów. Jest także nauczany na wielu uczelniach wyższych jako wstęp do współcześnie wykorzystywanych w przemyśle języków opisu sprzętu takich jak: VHDL i Verilog.
Charakterystyka języka
Język AHDL umożliwia podział projektu na jednostki (subdesign), przy czym jedna z tych jednostek pełni rolę nadrzędną (wykorzystuje pozostałe jednostki). Wejścia i wyjścia z jednostki nadrzędnej są wyprowadzane na nogi układu programowalnego. Każda jednostka może zawierać w sobie bramki logiczne, przerzutniki oraz inne mniejsze jednostki. Do tworzenia bloków kombinacyjnych zwykle wykorzystuje się instrukcje if, else, elsif, case, oraz funkcje logiczne and, or, not, ale można również stosować tablice funkcji. Tworzenie przerzutnika wymaga ręcznego zdefiniowania elementu (zwykle DFF lub DFFE) w bloku zmiennych jednostki oraz podłączenia sygnałów zegara oraz resetu.