4 8 2 4 2 Maksymalna liczba wątków na rdzeń 1 2 1 2 struktura całkowita 3+3 2+2 4+2 4+2+1 1+1+1+1 2+2 4+2 i386, i486, i586, CMOV, NOPL, i686, PAE, NX bit, CMPXCHG16B, AMD-V, RVI, ABM oraz 64-bit LAHF/SAHF Tak Tak IOMMUWymagana obsługa firmware'a N/A Tak BMI1, AES-NI, CLMUL oraz F16C N/A Tak MOVBE N/A Tak AVIC, BMI2 and RDRAND N/A Tak ADX, SHA, RDSEED, SMAP, SMEP, XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT oraz CLZERO N/A Tak N/A Tak WBNOINVD, CLWB, RDPID, RDPRU oraz MCOMMIT N/A Tak N/A Ilość Koprocesorów na rdzeń 1 0.5 1 1 0.5 1 Liczba szyn na FPU 2 2 Szerokość szyny FPU 128-bit 256-bit 80-bit 128-bit zestaw instrukcji (poziom SIMD) SSE4a AVX AVX2 SSSE3 AVX AVX2 3DNow! 3DNow!+ N/A N/A PREFETCH/PREFETCHW Tak Tak FMA4, LWP, TBM oraz XOP N/A Tak N/A N/A Tak N/A FMA3 Tak TakIlość L1 na rdzeń (KiB) 64 16 32 32 Asocjatywność instrukcji L-1 cache 2 4 8 8 Liczba instrukcji na rdzeń (L-1) 1 0.5 1 1 0.5 1 Maksymalny rozmiar instrukcji APU (L-1) (KiB) 256 128 192 256 64 128 96 128 Asocjatywność instrukcji L-1 cache 2 3 4 8 2 3 4 Ilość L-2 na rdzeń 1 0.5 1 1 0.5 1 Maksymalny całkowity rozmiar L-2 cache APU (MiB) 4 2 4 1 2 1 Asocjatywność L-2 cache 16 8 16 8 Całkowity rozmiar APU L-3 cache (MiB) N/A 4 8 N/A 4 Asocjatywność APU L3 cache 16 16 Schemat L3 cache Victim N/A Victim Victim Obsługa DRAM DDR3-1866 DDR3-2133 DDR3-2133, DDR4-2400 DDR4-2400