Porównanie z MOS 6502 Zestaw instrukcji Lista instrukcji WDC 65C02 zawiera wszystkie instrukcje wersji NMOS 6502 oraz kilka nowych, w tym operacje stosowe na rejestrach X i Y, inkrementację i dekrementację akumulatora A oraz względny skok bezwarunkowy BSR. Dodano również nowy tryby adresowania - pamięciowy pośredni strony zerowej - (zp). Nieudokumentowane w 6502 kody operacyjne są w 65C02 interpretowane jako instrukcje puste (NOP). Poprawione zostało działanie instrukcji JMP z trybem adresowania pamięciowym pośrednim (kosztem wydłużenia jej wykonania o 1 cykl przy przekroczeniu granicy stron). Dodano instrukcję JMP z trybem pamięciowym pośrednim postindeksowanym rejestrem X. W65C02S, podobnie jak seria Rockwell R65C00, wykonuje również nowe instrukcje operujące na pojedynczych bitach (RMB, SMB, BBR i BBS).
Zachowanie znaczników N i Z w trybie dziesiętnym W65C02S różni się programowo od wersji NMOS 6502 sposobem ustawiania znaczników N i Z w trybie dziesiętnym. W W65C02 odzwierciedlają one poprawnie własności wyniku w kodzie BCD (co kosztuje dodatkowy cykl zegara); w 6502 były one ustawiane według pośredniej wartości wyniku operacji, przed finalną korekcją dziesiętną.
Sygnały zewnętrzne Nowy sygnał VPB (Vector Pull), niedostępny w układach innych producentów, oznacza, że procesor pobiera z pamięci adres procedury obsługi wyjątku.
Linki zewnętrzne Opis procesora na stronie internetowej WDC
Kategoria:Procesory