W czasie stanu zawieszenia wyjście to wchodzi w stan wysokiej impedancji. ← ~S0, ~S1, ~S2 – sygnały te określają rodzaj cyklu interfejsowego wykonywanego przez mikroprocesor. ~S0 ~S1 ~S2 cykl interfejsowy 00001111 00110011 01010101 potwierdzenie przerwaniaodczyt z WE/WYzapis do WE/WYzatrzymanie (HALT)pobranie rozkazuodczyt z pamięcizapis do pamięcistan pasywny, brak cyklu interfejsowego ← QS0, QS1 – (Queue Status) sygnały określają stan kolejki rozkazów mikroprocesora. Są one ważne w trakcie trwania taktu zegarowego poprzedzającego wykonanie przez kolejkę określonej operacji. QS1 QS2 stan kolejki 0011 0101 bez operacjipobranie do wykonania pierwszego bajta rozkazukolejka pustapobranie kolejnego bajta ↔ ~RQ/~GT0 oraz ~RQ/~GT1 – (Request/Grant) sygnały te wykorzystywane są do wymuszenia zwolnienia magistrali przez procesor, aktualnie ją zajmujący. Sygnał RQ/GT0 ma wyższy priorytet od sygnału RQ/GT1.
Architektura procesora Mikroprocesor 8086 składa się z dwóch współpracujących zespołów, działających jednocześnie: jednostki wykonawczej EU jednostki interfejsowej (zespołu łącza z magistralą systemową) BIU