Innymi rozwiązaniami były: jedna z pierwszych sprzętowych implementacji instrukcji mnożenia w MPU, pełna arytmetyka 16-bitowa oraz zwłaszcza szybki system przerwań. Procesor 6809 był także niezwykle wydajny, ponad pięć razy szybszy od serii procesorów 6800, włączając w to nieudokumentowaną instrukcję testującą szynę adresową określaną jako HCF (Halt and Catch Fire).
Procesor 6809 wykazywał szczególną optymalizację wykonywania instrukcji porównywaną do architektury RISC. Potrzebował znacznie mniej cykli zegarowych do przetworzenia kolejnych instrukcji. Dla przykładu operacja „ADDA 63" potrzebuje trzech cykli zegarowych – dwóch na pobranie (ang. fetch) instrukcji oraz jednego do wykonania operacji; Procesor Zilog Z80, jeden z głównych konkurentów 6809, rozkaz „ADD A,63" wykonywał w siedem cykli zegarowych. Dlatego Z80 potrzebował przynajmniej dwukrotnie większej częstotliwości zegara taktującego, jeśli chciał się równać z wydajnością 6809. Oprócz tego, podobnie jak ich krewniacy (np. MOS Technology 6502), 8-bitowe procesory Motoroli potrzebowały jeden cykl zegarowy na dostęp do pamięci, w przeciwieństwie do wewnętrznego cyklu, tak jak to miało miejsce w pozostałych mikrokomputerach w tamtym czasie. Pojedyncza operacja odczytu z pamięci na Z80 dla przykładu wymagała minimum trzech cykli zegarowych.
Zastosowanie komputer Thomson TO7
Kategoria:Procesory Motorola