Un circuit integrat 2,5D (IC 2,5D) és una tècnica d'empaquetament avançada que combina múltiples matrius de circuits integrats en un sol paquet sense apilar-les en un circuit integrat tridimensional (IC 3D) amb vies de silici (TSV). El terme "2,5D" es va originar quan els CI 3D amb TSV eren força nous i encara molt difícils. Els dissenyadors de xips es van adonar que molts dels avantatges de la integració 3D es podien aproximar col·locant matrius nues una al costat de l'altra en un interposador en lloc d'apilar-les verticalment. Si el pas és molt fi i la interconnexió molt curta, el conjunt es pot empaquetar com un sol component amb millors característiques de mida, pes i potència que un conjunt de placa de circuit imprès 2D comparable. Aquesta integració 3D a mig camí es va anomenar jocosament "2,5D" i el nom es va mantenir.
Des de llavors, el 2,5D ha demostrat ser molt més que simplement "a mig camí del 3D".
Un interpositor pot admetre la integració heterogènia, és a dir, matrius de diferents passos, mides, materials i nodes de procés. Col·locar les matrius una al costat de l'altra en lloc d'apilar-les redueix l'acumulació de calor. Actualitzar o modificar un conjunt 2,5D és tan fàcil com canviar-hi un component nou i renovar l'interpositor per adaptar-lo; molt més ràpid i senzill que reelaborar tot un circuit integrat 3D o un sistema en xip (SoC). Alguns conjunts 2,5D sofisticats fins i tot incorporen TSV i components 3D. Diverses foneries ara admeten empaquetament 2,5D.
L'èxit de l'assemblatge 2,5D ha donat lloc als "chiplets", petits blocs de circuits funcionals dissenyats per combinar-se de manera mixta en interpositors. Diversos productes d'alta gamma ja aprofiten aquests chiplets d'estil LEGO; alguns experts prediuen l'aparició d'un ecosistema de chiplets a tota la indústria. Els interpositors poden ser més grans que la mida del reticle, que és l'àrea màxima que pot projectar un escàner de fotolitografia o un stepper.
Disseny i arquitectura bàsics miniatura|520x520px|Esquema de secció transversal que compara tres enfocaments d'empaquetament de circuits integrats. 2D [Esquerra]: un dau està muntat en un substrat d'encapsulament i connectat a la placa de circuit imprès (PCB). 2,5D [Centre]: dos daus es troben un al costat de l'altre en un interposador de silici; els senyals arriben al substrat a través de vies de silici (TSV). 3D [Dreta]: dos daus estan apilats verticalment i interconnectats per TSV, reduint la petjada i la longitud del cable. Una arquitectura de circuit integrat 2,5D és una solució intermèdia entre les arquitectures 2D tradicionals i les arquitectures 3D avançades. Mentre que una arquitectura 2D integra tots els components en un únic die de silici (SoC) i una arquitectura 3D apila diversos dies verticalment, l'enfocament 2,5D implica col·locar diversos xiplets un al costat de l'altre en un interpositor de silici dins d'un sol paquet. Els xiplets, que realitzen diverses funcions, s'uneixen a l'interposador i la interconnexió entre ells es dirigeix a aquest interposador. L'interposador es connecta al substrat del paquet mitjançant vies de silici, que proporcionen connexions a maquinari perifèric com ara SRAM o DRAM.
L'interpositor L'interpositor, també conegut com a capa redistribuïda (RDL), és un component clau en el disseny físic dels chiplets. Actua com a capa intermèdia que facilita la comunicació entre chiplets i proporciona interfícies per a dispositius perifèrics. El disseny de l'interpositor i el seu cablejat és crucial, ja que l'encaminament d'aquests cables pot introduir paràmetres de latència i paràsits addicionals que poden afectar el rendiment i la fiabilitat generals. En tecnologies d'encapsulat avançades com CoWoS, el mètode de disseny de l'interpositor utilitza el cablejat dins de l'interpositor i la tecnologia via de silici a través (TSV) per connectar chiplets i establir connexions amb el substrat d'encapsulat.
Els interpositors poden estar fets de diferents materials, com ara silici, vidre i materials orgànics. Els interpositors de silici s'utilitzen àmpliament per la seva capacitat d'aconseguir mides de característiques fines amb la tecnologia de procés existent, cosa que els converteix en una opció rendible. Els interpositors utilitzen TSV per a la comunicació entre el xip i per connectar-se al substrat. De vegades s'utilitza un TSV de 10x100um en un interpositor amb tres o quatre capes metàl·liques al costat de la sonda i un únic RDL de coure al costat de la mòlta.
Tecnologies d'interposició Hi ha diverses tecnologies d'interpositors utilitzades en els circuits integrats 2,5D, cadascuna amb el seu propi conjunt de compensacions pel que fa a cost, rendiment i complexitat.
Interposadors de silici: El tipus més comú, que ofereix interconnexions de pas molt fi utilitzant vies Through-Silicon (TSV) per encaminar senyals verticalment a través del mateix interposador. Aquesta és la base de tecnologies com el CoWoS (Chip-on-Wafer-on-Substrate) de TSMC. Interposadors orgànics: una alternativa de menor cost al silici que utilitza materials orgànics. Tot i que no aconsegueixen la mateixa densitat d'interconnexió, estan millorant i ofereixen un estalvi de costos significatiu. Interposadors de vidre: una opció emergent amb bones propietats elèctriques i estabilitat dimensional, però amb un ecosistema de fabricació menys madur. Tecnologies de ponts: Esmenteu solucions com l'Embedded Multi-die Interconnect Bridge (EMIB) d'Intel, que utilitza petits ponts de silici localitzats integrats en un substrat orgànic per connectar matrius, oferint un compromís entre el cost d'un interpositor de silici complet i el rendiment de les interconnexions d'alta densitat.
Interconnexions Les interconnexions en un circuit integrat 2,5D, incloent-hi els micro-bumps i els materials de subompliment, tenen un paper important en la possibilitat d'un ample de banda elevat i un baix consum d'energia. Els canals de senyal en una integració 2,5D consten de controladors i receptors d'E/S, coixinets d'E/S, micro-bumps i cables de xip a xip. Els cables es dirigeixen horitzontalment en un portador d'interconnexió, com ara un xip de pont, un xip de sutura o un interposador.
L'ús de coixinets i micro-bumps més petits en tecnologies com HIST (Heterogeneous Interconnect Stitching Technology) i interpositors condueix a una capacitat més petita, cosa que millora el rendiment elèctric. Per exemple, la capacitat total d'un micro-bump i un parell de coixinets per a HIST és aproximadament 18 vegades més petita que la d'un pont de xip perquè els bumps del pont de xip també inclouen vies de paquet orgàniques. La capacitat reduïda i les interconnexions més curtes contribueixen a una menor latència i consum d'energia. A més, les solucions HIST i basades en interpositors aconsegueixen la densitat d'ample de banda (BWD) més gran entre les solucions 2,5D a causa dels paràsits ultra baixos dels micro-bumps i els coixinets.
Reptes i limitacions Tot i que la tecnologia de circuits integrats 2,5D ofereix nombrosos avantatges, també presenta diversos reptes i limitacions que cal abordar.
Cost: Tot i que la integració 2,5D pot ser més rendible que la integració 3D, especialment a altes densitats de potència, encara és més cara que els dissenys 2D tradicionals. La fabricació d'interpositors, en particular d'interpositors de silici, augmenta el cost total. Tanmateix, per a dissenys grans, la millora del rendiment de la partició d'un dau gran en xips més petits pot compensar aquests costos addicionals. Complexitat del disseny: El disseny de circuits integrats 2,5D és complex i requereix una consideració acurada de diversos factors, com ara la partició de xiplets, la topologia d'interconnexió i la gestió tèrmica. Les eines EDA tenen un paper crucial en l'optimització de l'arquitectura, però calen eines més avançades que puguin gestionar la complexitat de la integració heterogènia. Gestió tèrmica: Tot i que la integració 2,5D té un millor rendiment tèrmic que la integració 3D, la gestió tèrmica continua sent un repte crític. La proximitat de matrius d'alta potència pot provocar acoblament tèrmic i punts calents, que poden afectar el rendiment i la fiabilitat del sistema. Poden ser necessàries solucions de refrigeració avançades per gestionar la calor generada pels circuits integrats 2,5D d'alt rendiment. Complexitat de la cadena de subministrament: l'ús de xiplets de diferents proveïdors pot introduir reptes logístics i complexitats a la cadena de subministrament. Garantir la compatibilitat i la fiabilitat dels xiplets de diferents fonts és una preocupació important que requereix una gestió acurada.
Aplicacions i implementacions comercials Les tecnologies d'integració heterogènia 2,5D i 3D s'utilitzen en una varietat d'aplicacions, particularment en computació d'alt rendiment (HPC), acceleradors d'IA, CPU d'alta gamma i FPGA.
Acceleradors de computació d'alt rendiment (HPC) i acceleradors d'IA: El Ponte Vecchio d'Intel, una GPU d'alt rendiment per a superordinadors, utilitza Co-EMIB, una combinació d'interconnexions EMIB (2,5D) i Foveros (3D). El producte està construït a partir de 47 components, incloent-hi tessel·les de computació, tessel·les de memòria cau SRAM, piles de memòria HBM i tessel·les d'interconnexió EMIB. Aquesta combinació permet un producte de supercomputació d'alt rendiment que no seria possible amb els enfocaments monolítics convencionals. CPU d'alta gamma: el Zen d'AMD amb memòria cau V utilitza tecnologia d'apilament 3D d'enllaç híbrid per augmentar la mida de la memòria cau L3, cosa que augmenta significativament el rendiment de les aplicacions de joc. FPGA: Les famílies de FPGA Stratix 10 i Agilex d'Intel utilitzen un enfocament de combinació amb integració 2,5D. La FPGA Stratix 10 va ser el primer producte a utilitzar la tecnologia EMIB d'Intel i una interfície die-to-die estandarditzada anomenada Advanced Interface Bus (AIB).
Estandardització de la indústria i perspectives de futur El desenvolupament d'estàndards industrials és crucial per a l'adopció generalitzada de tecnologies d'integració 2,5D i 3D. L'Universal Chiplet Interconnect Express (UCIe) és un protocol de comunicació estandarditzat que simplifica la integració de diversos chiplets oferint una interfície unificada que admet una àmplia gamma de tipus de xips, garantint la compatibilitat entre diferents processos de fabricació i nodes tecnològics.
Algunes tendències futures en la integració 2,5D i 3D inclouen l'ús de tecnologies de pont i òptiques coempaquetades. El Co-EMIB d'Intel combina Foveros i EMIB per proporcionar connectivitat 2,5D i 3D entre matrius en un paquet, aconseguint una alta densitat d'interconnexió tant en direcció horitzontal com vertical. Un altre exemple és la interconnexió omnidireccional (ODI), que pot admetre interconnexions d'ample de banda elevat i subministrament directe d'energia mitjançant TSV més petits i interconnexions d'ample de banda elevat.
Un altre enfocament és l'ús d'interconnexions fotòniques com a solució per a la comunicació d'alta amplada de banda i baixa potència en sistemes integrats 2,5D. En aquest cas, es pot utilitzar un encaminador de xarxa de guia d'ones en matriu (AWGR), per exemple, com a teixit de commutació òptica per construir una network-On-Chip (NoC) per a implementacions basades en interpositors.
Referències
Categoria:Semiconductors Categoria:Fabricació de circuits electrònics