OpenSPARC је пројекат хардверски отвореног кода (енгл. open-source hardware) покренут у децембру 2005. Почетни допринос пројекту био је верилог код нивоа преноса регистра (енгл. register-transfer level) компаније Сан Мајкросистемс за пуни 64-битни микропроцесор са 32 нити, процесор UltraSPARC T1. 21. марта 2006, Сан Мајкросистемс је објавио изворни код за Т1 ИП језгро под ГНУ-обом општом јавном лиценцом в2. Комплетни систем OpenSPARC T1 се састоји од 8 језгара, од којих свако може да изврши четири нити истовремено, за укупно 32 нити. Свако језгро извршава инструкције редом и његова логика је подељена на 6 фаза цевовода.
Сан Мајкросистемс је 11. децембра 2007. године такође дозволио доступним и РТЛ УлтраСПАРК Т2 (енгл. UltraSPARC T2) процесор путем OpenSPARC пројекта. Такође је објављен под ГНУ опшом јавном лиценцом в2. OpenSPARC Т2 има 8 језгара, 16 цевовода са 64 навоја.
Види још LEON S1 Core (изведена једнојезгрена имплементација) FeiTeng је изведба дизајнирана и произведена у Кини за суперрачунарске апликације SPARC (скалабилни процесор АРЦхитецтуре) Поље програмабилни низ врата
Референце
Спољашње везе
ОпенСПАРЦ веб локација Т1 спецификације и изворни код Т2 спецификације и изворни код
Лиценца за полупроводничке језгре отвореног кода, 25 Харвард Јоурнал оф Лав & Тецхнологи 131 (2011) Чланак који анализира закон, технологију и пословање полупроводничких језгара отвореног кода
Категорија:SPARC микропроцесори Категорија:Отворени микропроцес Категорија:Сан миктропроцесори