мини|Sun-ов UltraSPARC, RISC микропроцесор Рачунар са смањеним скупом инструкција или RISC, је стратегија дизајна процесора на основу увида да поједностављене (за разлику од комплекса) инструкције могу да пруже боље перформансе ако ова једноставност омогућава много брже извршавање сваке инструкције. Рачунар на основу ове стратегије је рачунар са смањеним скупом инструкција, који се такође зове RISC. Супротна архитектура се зове рачунар са сложеним скупом инструкција, тј. CISC.
Разни предлози су учињени у погледу прецизне дефиниције RISC-а, али општи концепт је да је то систем који користи мали, високо-оптимизовани скупа инструкција, пре него више специјализован скуп инструкција који се често може пронаћи у другим типовима архитектуре. Још једна заједничка особина је да RISC систем користи учитавање/складиштење архитектуре, где се меморији нормално приступа помоћу конкретних упутстава, а не приступа се као делу друге инструкције као сабирање.
Иако је више система из 1960-их и 70-их година идентификовано као претеча RISC-а, модерне верзије дизајна датумирају до 1980. године. Конкретно, два пројекта на Универзитету Станфорд и Универзитету Калифорније у Берклију су највише повезана са популаризацијом овог концепта. Станфордов дизајн ће наставити да буде комерцијализован као успешна MIPS архитектура, док је Берклијев RISC дао име читавом концепту, комерцијализован као SPARC. Још један успех из овог доба су били напори IBM-а да коначно доведе до Power Architecture. Док су ови пројекти сазревали, широк спектар сличних пројеката је процветао крајем 1980-их и раних 1990—их година, представљајући велику снагу Unix workstation тржишта уградњом процесора у ласерске штампаче, рутере и сличне производе.
Добро позната RISC породица укључује DEC Alpha, AMD 29k, ARC, ARM, Atmel AVR, Blackfin, Intel i860 и i960, MIPS, Motorola 88000, PA-RISC, Power (укључујући PowerPC), SuperH, и SPARC. У 21. веку, употреба ARM архитектуре за процесоре у паметним телефонима и таблетима, као што су iPad, Android, и Windows RT таблети, обезбедила је широку базу корисника за RISC-засноване системе. RISC процесори се такође користе у суперрачунарима попут К рачунара, најбржег на TOP500 листи, другог на листи из 2012, а четвртог на листи из 2013, и Sequoia, најбржег у 2012 и трећег на листи 2013.
Историја и развој Бројни системи, 1970. године (па чак и 1960. године) су били заслужени за прву RISC архитектуру, делом на основу њихових коришћења приступа учитавању/складиштењу. Термин RISC је измислио David Patterson на Berkeley RISC пројекту, иако се донекле сличан концепт раније појавио.
CDC 6600 дизајнирао је Симор Креј 1964. године коришћењем учитавање/складиштење архитектуре са само два режима адресирања (регистар+регистар, и регистар+непосредна константа) и 74 опкода, са основним циклусом генератора такта/инструкција са издатим опсегом који је 10 пута бржи него временски приступ меморији. Делимично због оптимизоване учитавање/складиштење архитектуре CDC 6600 Jack Dongarra наводи да се он може сматрати претечом савремених RISC система, иако низ других техничких баријера треба да се превазиђу за развој савременог RISC система.
мини|лево|160px|IBM PowerPC 601 RISC микропроцесор. Michael J. Flynn је први видео RISC систем као IBM 801 дизајн који је започео Џон Кок 1975. године, и завршио 1980. године. 801 је на крају произведен у форми једног чипа као ROMP 1981. године, који је израђен за 'Research OPD [Office Products Division] Micro Processor'. . Као што назив каже, овај процесор је дизајниран за „мини“ задатке, а такође је коришћен у IBM RT-PC 1986 године, и испоставило се да је то комерцијални неуспех. Али 801. године инспирисао је неколико истаживачких пројеката, укључујући један нови у IBM-у који ће на крају довести до IBM POWER инструкције скупа архитектуре. .
Највише приказани у јавности RISC дизајни, међутим, били су резултати програма истраживања универзитета покренутих уз финансирање DARPA VLSI Program. VLSI Програм, практично данас непознат, довео је до огромног напретка у дизајну чипа, производње, па чак и рачунарске графике. Berkeley RISC пројекат је започет 1980. године под руководством Davida Patterson и Carla H. Sequin.. RISC I: A Reduced Instruction Set VLSI Computer by by David A. Patterson and Carlo H. Sequin, in the Proceedings of the 8th annual symposium on Computer Architecture, 1981.
Berkeley RISC је заснован на стицању перформанси кроз употребу проточне обраде (pipelining) и агресивне употребе технике познате као регистарски прозор. У традиционалном процесору, један има мали број регистара, а програм може користити било који регистар у било које време. У процесору за регистарским процесором, постоји велики број регистара, нпр 128, али програм може користити само мали број њих, нпр. осам, у једном тренутку. Програм који себе ограничава на осам регистара по процедури може имати брзе позиве процедура: Позив једноставно помера прозор „доле“ за осам, на скуп од осам регистара који користе ту процедуру, и враћа кретање прозора назад.''Design and Implementation of RISC I by Carlo Sequin and David Patterson, in the Proceedings of the Advanced Course on VLSI Architecture, University of Bristol, July 1982 Berkeley RISC пројекат донео је RISC-I процесор 1982. године. Са садржајем само 44.420 транзистора (у поређењу са просеком од око 100.000 у новијој ери CISC дизајна) RISC-I је имао само 32 инструкције, а ипак је потпуно надмашио било који други дизајн једног чипа. Они су следили овај процесор са процесором RISC-II од 40.760 транзистора, 39 инструкција 1983. године који је био преко три пута бржи од RISC-I.
MIPS архитектура настала је из дипломског курса John L. Hennessy са универзитета Станфорд 1981. године, који је резултовао функционалним системом 1983. године, и могао је да покреће једноставни програм до 1984. године. . xix-xx MIPS приступ истакао је агресивни генератор такта и употребу pipeline, правећи да се може покренути „најбрже“ што је могуће. MIPS систем наследио је MIPS-X и 1984. године Hennessy и његове колеге су формирале MIPS Computer Systems. . Комерцијални подухват резултовао је R2000 микропроцесором 1985. године, а следио га је R3000 1988. године.
мини|Ко-дизајнер Yunsup Lee држи RISC-V прототип чипа из 2013. У раним 1980—им годинама, значајна неизвесност окруживала је RISC концепт, и било је неизвесно да ли може имати комерцијалну будућност, али од средине 1980. године концепт је био довољно сазрео да се види као комерцијално одржив. . 1984 Hewlett Packard је почео да користи рану имплементацију њиховог PA-RISC у својим рачунарима. У међувремену, напор Berkeley RISC је постао толико препознатљив да је на крају постао назив за цео концепт и 1987. године Sun Microsystems је почео са испоруком система са SPARC процесором, директно заснованог на Berkeley RISC-II систему..
Амерички владин одбор за иновације у рачунарству и телекомуникацији прихватио је одрживост RISC концепта као успех SPARC система. Успех SPARC-а обнавља интерес IBM-а, који објављује нови RISC систем 1990. године и 1995. године RISC процесори су фондација од 15$ милијарди долара серверске индустрије.
Од 2011. године ново истраживање ISA, RISC-V, је био у фази развоја на Универзитету Калифорнија, Беркли, наглашавајућа својства су много језгара, хетерогени мулти процесори, виртуализабилност и густина кодирања инструкција.
Карактеристике и филозофија дизајна
Скуп инструкција Уобичајени неспоразум фразе „рачунар са смањеним скупом инструкција“ је погрешна идеја да су инструкције једноставно елиминисане, што је резултовало мањим скупом инструкција. У ствари, током година, RISC-ов скуп инструкција је порастао у величини, а данас многи од њих имају већи скуп инструкција од многих CISC процесора."RISC vs. CISC: the Post-RISC Era" by Jon "Hannibal" Stokes (Arstechnica)* "RISC versus CISC" by Lloyd Borrett Australian Personal Computer, June 1991 Неки RISC процесори, на пример, као што је PowerPC има скуп инструкција велики као и CISC IBM System/370; обрнуто DEC PDP-8 – јасно CISC процесор јер многе од његових инструкција подразумевају више приступа меморији – има само 8 основних инструкција и неколико проширених инструкција.
Термин „смањен“ у тој фрази је са намером да опише чињеницу да се количина рада било које остварене инструкције је смањена – нејвише један циклус меморијских података –у поређењу са „сложеним инструкцијама“ CISC процесора које могу захтевати десетине циклуса меморијских података како би обавили једну инструкцију. Нарочито, RISC процесори обично имају посебне инструкције за У/И операције и обраду података.
Коришћење хардвера За сваки ниво општих перформанси, RISC чип ће обично имати далеко мање транзистора који су посвећени логици језгра која је првобитно дозвољавала дизајнерима да повећају величину регистарског скупа и повећају унутрашњи паралелизaм.
Остале карактеристике које се обично налазе у RISC архитектури су: Уједначени формат инструкције, који користи једну реч са opcode у истим бит позицијама у свакој инструкцији, захтевајући мање декодирање; Идентични регистри опште намене, који омогућавају да се било који регистар користи у било ком контексту, поједностављујући дизајн компајлера (мада обично постоји посебан floating point регистар); Једноставан начин адресирања, са сложеним адресирањем које се извршава преко секвенци аритметике и/или учитавање-складиштење операција; Неколико типова података у хардверу, неки CISCs имају бајт ниске инструкција, или подржавају комплексне бројеве; мало је вероватно да ће се ово сада наћи на RISC.
Обиље изузетака налази се, наравно, и у CISC и у RISC.
RISC дизајни су такође вероватнији у карактеризацији Харвардски модел меморије, где су инстрикцијски ток и ток података концептуално одвојени, то значи да модификација меморије у којој се код одржава можда неће имати никакав утицај на извршене инструкције од стране процесора (јер CPU има одвојене кешева за инструкције и податке), барем док се не изда посебна инструкција за синхронизацију. На горњој страни, то омогућава да кешеви могу истовремено приступити, што често може побољшати перформансе.
Многи рани RISC дизајни су делили карактеристику да имају грану кашњења слота. Грана кашњења слота је инструкциони простор одмах иза скока или гране. Инструкција се у овом простору извршава, без обзира да ли је или није узета грана (другим речима ефекат гране касни). Ова инструкција одржава ALU CPU-а заузетим за додатно време које је обично потребно да се грана изврши. Данас грана кашњења слота се сматра као нежељеним споредним ефектом одређене стратегије за имплементацију неког RISC дизајна, а модерни RISC дизајни генерално су га укинули (као што су PowerPC и новије верзије SPARC-а и MIPS-а).
Неки аспекти се приписују првим RISC-обележеним дизајнима око 1975. године укључујући запажања да меморијска-ограничења компајлера тог времена често нису могли да користе предности карактеристика које су имале за циљ да олакшају употребу слота кодирања, а тај комплексни начин адресирања узима много извршних циклуса услед потребног додатног приступа меморији. Тврдило се да ће се такве функције боље извршавати помоћу секвенци једноставних инструкција ако би могла са се добије довољно мала имплементација да ослободи просторију за многе регистре, смањујући број спорих приступа меморији. У овим једноставним дизајнима, већина инструкција је јединствене дужине и сличне структуре, аритметичке операције су ограничене на CPU регистре и само одвојене инструкције учитавања и складиштења приступају меморији. Ове особине омогућавају боље балансирање стања проточних обрада него раније, што чини RISC проточне обраде значајно ефикаснијим и омогућава већу учесталост генератора такта.