Operacje zmiennoprzecinkowe pojedynczej precyzji są wykonywane czteroelementowo w SIMD i są w pełni potokowane. Instrukcja FMA może wykonać cztery mnożenia i cztery dodawania na cykl, co przy 3,2 GHz daje teoretycznie 25,6 GFLOPS na jeden SPE. Operacje podwójnej precyzji są dwuelementowe, lecz w pierwszej generacji Cella nie są w pełni potokowane; przy instrukcjach FMA kolejna taka instrukcja może zostać wydana dopiero po siedmiu cyklach, co ogranicza teoretyczną wydajność pojedynczego SPE do około 1,8 GFLOPS.
Format danych zmiennoprzecinkowych SPU jest oparty na IEEE 754, ale operacje pojedynczej precyzji celowo od niego odbiegają. SPU obsługuje tylko zaokrąglanie w kierunku zera, a liczby zdenormalizowane, czyli bardzo małe wartości zmiennoprzecinkowe poniżej zakresu liczb znormalizowanych, są przy wejściu traktowane jako zero i przy wyniku sprowadzane do zera. Zgodność SPU z IEEE 754 zależy więc od trybu i precyzji i nie jest pełna dla operacji pojedynczej precyzji.
SPU nie ma klasycznego sprzętowego mechanizmu dynamicznego przewidywania rozgałęzień używanego przez typowe procesory ogólnego przeznaczenia.