Pamięć podręczna L1 mikroarchitektury Haswell może zawierać w danej chwili do 8 kopii tej samej pozycji z pamięci głównej. To tak zwana łączność pamięci głównej (ang. associativity). Oznacza to, że w tej implementacji przetwarzanie transakcyjne, które wykonuje zapis do 9 miejsc w pamięci, które są odwzorowywane na tę samą pamięć podręczną, zostanie przerwane. Jednak z uwagi na implementację mikroarchitektoniczną nie oznacza to, że mniejsza liczba odwołań do tej samej pamięci podręcznej gwarantuje powodzenie. Ponadto w przypadku konfiguracji procesora z technologią Hyper-Threading Technology, w których pamięć podręczna L1 jest współdzielona przez dwa wątki działające na tym samym rdzeniu, może nastąpić wyrzucenie części zawartości pamięci podręcznej na rzecz poprawnego działania bliźniaczego rdzenia.
Niezależne badania wskazują, że pamięć transakcyjna procesorów Haswell jest najprawdopodobniej produktem pośrednim, używającym pamięci podręcznych poszczególnych rdzeni do przechowywania danych transakcyjnych oraz punktów kontrolnych. Innymi słowy Haswell raczej używa pamięci transakcyjnej zaimplementowanej na pamięci podręcznej, jako że jest to mniej ryzykowna opcja.