Z drugiej strony nowsze architektury przedsiębiorstwa Intel (Skylake oraz późniejsze) mogą używać podejścia opartego na pamięci podręcznej razem z buforem organizującym pamięć (ang. memory ordering buffer (MOB)) w tym samym celu, prawdopodobnie zapewniając również pamięć transakcyjną w wielu wersjach, które będą podległe pod spekulatywną wielowątkowość.
W sierpniu, 2014 roku Intel ogłosił istnienie błędu w implementacji TSX na procesorach Haswell, Haswell-E, Haswell-EP oraz we wczesnych Broadwell'ach, które zmusiło przedsiębiorstwo do wyłączenia tej funkcjonalności w dotkniętych modelach poprzez aktualizację mikrokoduIan Cutress (2014-08-12).. Błąd został naprawiony w listopadzie 2014 roku w serii produkcyjnej F-0 procesora Core M-5Y70 Broadwell z odblokowanym vPro"Intel Core M Processor Family..
Przypisy
literatura Afek, Y.; Levy, A.; Morrison, A. (2014). "Proceedings of the 2014 ACM symposium on Principles of distributed computing - PODC '14". Software-improved hardware lock elision, p. 212. DOI 10.1145/2611462.2611482. .